Job Description
振生半導體股份有限公司 (Jmem tek) 專注於半導體相關矽智財,提供設計服務與硬體資安專利,保護硬體資訊安全。如果您希望參與一個充滿潛力和創造力的環境,歡迎您加入我們的團隊。
工作內容:
• IP介面控制和時序處理。
• 晶片上層連線和系統整合。
• 使用 Verilog 設計和功能模擬。
• 使用 FPGA 進行功能驗證。
• 晶片合成並完成 DFT,multi-clock 和 timing 等設計。
• 與後段整合合作,完成晶片驗證並T/O。
您需要具備的條件:
• 碩士畢業,也歡迎新人。
• 熟悉 ASIC 設計和開發流程。
• 熟悉 Verilog、Synthesis、formal、STA、FPGA 驗證等流程。
• 熟悉上層整合和 IP 介面。
• 具有 T/O 量產經驗者佳。
• 具有 low power 和 UPF 設計經驗者佳。
• 具有 MCU 開發經驗者佳。
相關報導:
量子電腦資安攻防戰!振生半導體首創PUF+PQC市場唯一最佳解方https://udn.com/news/story/7240/7917935
EE TIMES 報導:振生半導體引領IC安全創新
https://www.eettaiwan.com/videos/jmem-technology-leads-ic-security-innovation/
2024台灣新創世界杯「振生半導體奪冠」 10月赴美爭百萬美元投資款
https://finance.ettoday.net/news/2786606
Number of Openings
1~1人
Educational Requirements
碩士以上
Work Schedule
日班
Leave Policy
週休二日
Job Skills
Hardware System Research & Development Design
Hardware Language Programming
Electronic Circuit Design
Digital Chip Product Development
Digital Circuit Analysis & Design
Digital Circuit Verification
硬體系統研發設計 撰寫硬體語言程式 電子電路設計 數位晶片產品開發 數位電路分析設計 數位電路驗證
Job Category
Digital IC Design Engineer
台北市大安區
半導體製造業
振生半導體股份有限公司 (Jmem Tek) ,公司組織架構由矽智財設計部(Design Team)、專利部門(IP Team)及營運部門(Operation Team)組成。
本公司致力於提供「最佳的晶片資訊安全解決方案」,以設計服務與專利研發來保護硬體資訊安全。我們提供從類量子 MSOTP 到後量子 PUF 的解決方案,以防止客被駭客攻擊。透過將我們的解決方案嵌入晶片中,構建一個可信賴的系統,包括更安全的數據存儲和無法破解的身份驗證。在物聯網(IoTs)、電動車、AIoT 和人工智慧的時代,開發這樣的系統變得尤為重要,未來規畫將以台灣為中心往國際市場發展,包含新加坡、澳洲、日本、美國、及歐洲等地。
【獲選國內外知名加速器】
500 startups, SparkLabs Taiwan, Mosaic, IAPS
【榮獲獎項】
2022
◆ 第六屆創業之星選秀大賽「冠軍」
◆ 創新創業激勵計畫(FITI)奪得「創業傑出獎」,並獲得新台幣100萬元
2023
◆ 亞灣新創園-臺星新創交流計畫奪得「第二名」
◆ 榮獲台灣工研新創協會(TINVA)選入「TINVA BEST 10 Startups」
◆榮獲EE Awards Asia 亞洲金選獎(Taiwan Awards&Asia Awards)獲「金選潛力新創獎」
◆榮獲陽明交通大學產業加速器(IAPS)頒發第八屆「IAPS AWARD」
【國內外參展】
2022
◆ Meet Taipei, Taiwan
2023
◆ City Tech, Tokyo
◆ InnoVEX, Taiwan
◆ SWITCH, Singapore
2024預計參加
◆ Smart City, Taiwan
◆ Wolves Summit, Poland
◆ Viva Technology, France
◆ London Tech Week, UK
◆ InnoVEX, Taiwan
◆ TIE, Taiwan
◆ AIoT, Taiwan
如果您希望參與一個充滿潛力和創造力的環境,歡迎您加入我們的團隊。