Lương & địa điểm làm việc
Thỏa thuận
(Thường từ 40.000NTD trở lên)
新北市新店區
Điều kiện
Kinh nghiệm
5年以上
Mô tả công việc
1.系統層級的設計及驗證
2.有 verilog RTL code design 5 年以上經驗
3. 配合度良好者
歡迎所有求職者
Số lượng tuyển dụng
1~1人
Trình độ học vấn
大學(學院)以上
Giờ làm việc
0900-1800
Chế độ nghỉ
週休二日
Loại công việc
Digital IC Design Engineer
IC設計相關業 