職務描述
1. Responsible for ASIC physical implementation by using automatic place and route tools. The P&R processes including floorplanning, power plan synthesis and analysis, physical timing optimization, clock tree synthesis, routing, and post-routing optimizations.
2. Responsible for physical verification including DRC, LVS and ESD checking.
學歷要求
大學(學院)以上
科系要求
資訊工程相關、電機電子工程相關
上班時段
日班
休假制度
週休二日
職務類別
IC Layout Engineer
新竹市
半導體製造業
智原科技1993年成立於台灣新竹科學園區,為聯華電子(UMC)轉投資之IC design服務公司,提供ASIC服務(特殊應用積體電路)與矽智財IP授權服務,為亞洲第一家ASIC廠商。除了台灣總部,陸續在美國、日本、中國、印度與越南設有研發、行銷據點。
智原科技ASIC團隊建構完整的設計流程、自動化系統與SoC開發平臺,累積近30年的研發經驗,成功完成數千個ASIC設計案,平均每年出貨晶片達數億顆,並廣泛應用於消費性電子、多媒體、平面顯示器、通訊網路、電腦周邊儲存設備等領域。
智原科技提供舒適的工作環境、建立開放溝通的管理文化,並具備完善的教育訓練課程,以培育優秀的高科技人才,誠摯邀請各方精英加入我們的團隊!