Giới thiệu công ty

25 Số nhân viên
新竹縣竹北市台元街38號4樓之6(台元科技園區)
Người liên hệ
Cindy
Điện thoại
暫不提供
佳易科技股份有限公司(KeyASIC),創立於2005年,總公司位於馬來西亞,在新加坡及台灣都設有分公司據點。設立於竹北台元科技園區的台灣分公司,於2009年10月併購於新竹科學園區成立的積體電路設計服務公司「晶詮科技股份有限公司」,成功立基於積體電路設計市場。並於2008年在馬來西亞股票交易所掛牌上市(股票代碼0143)。 KeyASIC專注於高效能,低功耗的IC設計相關之利基型Analog / Digital IP的研發,並提供完整IC設計服務技術以及IC後段作業相關服務,並擴展設計平台解決方案之開發( Platform solution ) 以及積體電路統包服務(IC Turnkey service),協助客戶縮短產品從概念、設計、系統驗證至導入量產的時程。 配合多元化晶圓及封測協力廠商合作策略,KeyASIC設計團隊依據客戶的產品規格及價格需求,選擇最佳的製程技術與製造廠商,生產出最具市場競爭力的晶片。至今已成功完成180nm, 130nm, 65nm, 40nm, 28nm 等各類晶片的設計驗證服務,合作廠商遍及國內外知名公司,是客戶最可靠的事業夥伴。 KeyASIC亦成功地將ASIC及SoC等核心技術發展於IoT物聯網/IoMT醫用物聯網及Artificial Intelligence(人工智能)的應用;目前已有許多運用於智慧醫療上的成功案例,本公司並已取得ISO13485 : 2016醫療器材品質管理系統認證。我們推出搭載SPG系列微控制器及內建Wi-Fi模組及工業及NAND flash儲存裝置的IoT推動平台(IoT enabler)-MCard及MDrive兩款產品,係為SD及USB兩種形式的物聯網連接器,可與既有的醫療器材完美整合,將您的產品成功轉換成物聯網裝置。相同設計概念的亦有名為RYC之消費性電子產品,能與智慧雲端醫療系統 imedic™連結,直接存取設備上的醫療數據及報告,為個人化電子病歷之智能行動裝置。 應用內建尖端SPG系統晶片的IoT enabler套件,提供智慧連網裝置的基礎技術架構,並結合搭載卷積神經網絡(Convolutional Neural Network)之神經元處理器的高效能開發板,可利用軟硬件兼備的組件來開發並實現深度學習,發展出一系列人工智能解決方案。此外,KeyASIC以此技術為核心運用於醫療影像分析,開發了專門應用於病理學影像分析的KeyPATH人工智能裝置;臨床上亦成功應用於白血病的病理學分析,每分鐘可分析逾百萬個細胞,辨識準確率高達 97%,此裝置亦可相容於智慧雲端醫療系統 imedic™。 KeyASIC致力於開發核心區塊鏈和物聯網技術,透過將生物統計學和環境測量結合物聯網、雲端運算、AI及大數據分析等科技,除了著重於智慧醫療,各種技術也能運用於數位家庭、車用智能、數位城市等多樣化產業,旨在建立完整的數位化生態系統(Digital Ecosystem),提供創新解決方案並推動智能生活。

Ngành nghề
IC設計相關業
Link liên quan
Trang công ty

Sản phẩm chính

- ASIC Products 1. Design IPs 2. Design Service 2.1. System Design 2.2. ASIC Turnkey 3. IoT 3.1. IoT SoC – SPG 101 3.2. IoT Development Kit

Chế độ phúc lợi

【具競爭水準的薪資福利】 -三節禮券(端午、中秋、春節) ,生日禮券 -績效獎金(依公司營運及個人績效擬定) -員工服務滿一定年限,可申請認股 -依業績達成率發放季激勵獎金 【人才激勵與發展制度】 -適才規劃教育訓練發展 -優秀員工表揚計畫, 獎勵計劃 -新人關懷與一對一指導制度 【工作與生活】 -一年一次的免費員工健康檢查 -生育、傷病、住院、急難、婚喪禮金補助 -公司聚餐,團保 -給予優於勞基法之特休, 彈性上下班 -享台元生活圈,所有設施皆可於非工作時段使用 我們的成功來自於客戶的成功。因此,公司重視客戶導向的觀念,加強客戶服務與溝通上的能力,以滿足、甚至超越客戶的需求。 除了根據不同職類訂定個別的學習發展地圖, 實施必要的在職訓練之外, 鼓勵員工參加外訓課程,提供員工學習機會與資源。

Môi trường công ty

Cơ hội việc làm

Senior Analog Layout Engineer 佳易科技股份有限公司
Thỏa thuận
新竹縣竹北市
5年以上
• Participate in sub-blocks and module-blocks floor planning and routing from scratch. • Perform layout blocks verification with sign-off in area (such as DRC, LVS, ANT, ERC & PERC) and troubleshooting the results. • Good hands-on experience in analog layout device matching techniques, high speed shielding and validation, as well to have acquired broader knowledge in handling high voltage devices. • Co-work with architect, design lead, designers, layout lead and layout engineers to achieve modules/full chip integration, place and route, chip level verification and tape-out. • Responsible for layout optimization, post layout extraction and parasitic analysis by ensuring analog and mixed signals circuits meet chip level tape-out, sign-off at desired area, performance, and power. • Specific technical expertise is desired in a broad range of process technologies from Bipolar, CMOS, DMOS (BCD) to FinFET advance node in complex, high-performance analog and mixed signals circuits layout. • Proactively look for continuous improvement opportunities in the complete layout flow methodologies (flow, layout, and design) as well as develop accurate IC layout design schedules and resource estimates.
Toàn thời gian
Cấp Quản lý/Giám đốc
Tiếng Anh Điều kiện
10/18 Cập nhật